ZX-Uno prototipo 2: seguimos dándole caña

[Quest]

El cable programador del puerto paralleo es de un kit de desarrollo de xilink desarrollado o distribuido por digilent que esta basado en spartan-3 y lo soportaba el programa iMPACT por lo menos hace ya unos cuantos años.

Por dejar zanjado ya este tema, el cable paralelo funciona perfectamente. Yo mismo lo usaba (digo usaba porque como ya he comentado, se me estropeó el puerto jtag de la spartan) sin problema con el impact. Y si lees hilos anteriores sobre el ZX-UNO más compañeros han comentado ya que lo usaban sin problema.

En ebay creo que los venden por 7 u 8 euros, creo que incluso te sale más barato que hacértelo tu mismo, y perder tiempo en comprar los componentes por separado y soldar.

Siempre es más cómodo el USB, pero bueno, yo ya tenía el paralelo, y la verdad es que hace su papel.

[antoniovillena]

Ok, pues avisa cuando tenga superfo los archivos de la placa definitiva. Iba a hacerme una tirada corta de placas del prototipo 2 que modificaste con el header para on/off y demas, pero mejor me espero al nuevo con la nueva huella de sram. Llevara tambien tus cambios, no?

Sí, en cuanto la tenga la subo al repositorio y aviso por aquí. Le acabo de escribir el email hoy mismo, así que supongo que tardará lo suyo. Yo le he dicho en el email que parta del archivo que hay en el repositorio, que es el que lleva mis cambios. Lo que no sé si el por su cuenta habrá hecho algún cambio más y tirará de su versión.

A ver si hay suerte y esta pronto. Desde q se me estropeo la fpga es un engorro meterle los bitstreams sin posibilidad de jtag y con lo de la spi mal. Pero merecera la pena esperar un poco para la ¿v3?

No le he puesto nombre aún. La versión A+ es en realidad un fork, pero para que nos entendamos podemos nombrar v2.5 a la A+ y v3.0 al ZX-Uno final.

Por cierto, me apuntare a un kit de prototipos a+ sobre todo por tener un repuesto, ya que le estoy dando muchisima caña al prototipo y me da cosa que me termine de cascar y no pueda seguir haciendo testeo.

Ok.

Ah, y una pregunta. Yo pensaba ofrecerme a grabar las SPI flash con el binario completo para arrancar, para los que no tuvieran cable jtag, pero la duda/pregunta es... Hay que pre-configurar la fpga una primera vez para que busque una flash de la que coger el bitstream? Es lo que no se, y me queda esa duda. Yo desde que no puedo grabar por jtag, grabo directamente la flash, pero claro, cuando funcionaba si lo hice por ahi. Lo digo pq es mucho mas facil grabar la flash en un programador y enviarla.

Yo me encargaría de hacer la primera grabación con el cable JTAG. Si tú tienes medios para grabar la SPI flash lo mismo te pido el grabador o dónde lo compraste, porque es más fácil enviarle a la empresa que monta las PCBs los chips grabados a tenerlos que grabar por JTAG una vez montados. No, la FPGA no hay que configurarla, de hecho no tiene ningún tipo de dato que se grabe de forma permanente. Todo en ella es volátil y lo obtiene de la SPI Flash.

-- Actualizado 08 Ago 2015, 22:51 --

Yo recomiendo usar un cable USB que sepas que funcione, por menos de 30 euros lo tienes en casa. Lo de fabricártelo tu mismo está bien, pero llegará el momento en que tengas que probarlo en el ZX-Uno y si la cosa no funciona no sabrás si lo que falla es el ZX-Uno o el cable que te acabas de fabricar. Y también está el tema de tener accesible un puerto paralelo. No sé vosotros pero yo los ordenadores que tengo de uso cotidiano (portátiles y sobremesa) no poseen dicho conector.

[andornot]

Sobre el tema de cambiar el zocalo de la tarjeta sd por un microsd no estaria bien para que no saliese mucho la tarjeta y tener mas espacio??
Si es por el tema de usar las cajas de raspberry pi creo que las ultimas versiones usa tarjeta microsd.

[antoniovillena]

Sobre el tema de cambiar el zocalo de la tarjeta sd por un microsd no estaria bien para que no saliese mucho la tarjeta y tener mas espacio??
Si es por el tema de usar las cajas de raspberry pi creo que las ultimas versiones usa tarjeta microsd.

Lo he pensado y aunque como comentas tiene algunas ventajas la microSD, la SD ofrece mayor compatibilidad: puedes usar SD o microSD con adaptador. Las cajas que comentas de Raspberry son de modelos B+ y tienen otro layout totalmente distinto. En su momento me planteé adaptarme a los cambios de los modelos plus de Raspberry para el ZX-Uno, pero finalmente nos decidimos dejarlo como está. Lo que es una ventaja para la Raspberry puede no serlo para el ZX-Uno (por ejemplo el video compuesto es más útil en el ZX-Uno).

[mcleod_ideafix]

Pues esas son más baratas aún. Las que yo miré eran CY7C1049CV33 (sugerencia de McLeod) y costaban unos 2 euros. Las que tiene ahora el ZX-Uno cuestan 3 euros, son de 45ns y son el componente que siempre me cuesta más encontrar, porque el precio normal oscila entre los 6-7 euros.

Hay datasheets de memorias compatibles con este pineado en el repositorio, en hardware\memoria_extra

-- Actualizado 09 Ago 2015, 11:26 --

Entoces de que ganas las web que se dedica a crowfunding, se tendra que llevar alguna comision???

Sí: del dinero que se recauda en caso de que se llegue a los objetivos, la web se queda con un tanto por ciento. Por eso, estas webs de crowfunding no aceptan cualquier campaña que se proponga. La estudian y a veces sugieren cambios en la cantidad a pedir, para maximizar las opciones de que dicha campaña llegue a término. Otras veces no ven nada claro que se vayan a conseguir los objetivos y la rechazan.

[andornot]

No se si seria interesante, pero creo que en la PCB hay espacio para poner otra memoria SRAM, osea tendriamos dos SRAM con posibilidad de poner una o las dos.

Podriamos hacer combinaciones de tipo (por ejemplo):
1 x 512 2 x 512 1 x 1M 2 x 1M 1 x 2M 2 x 2M

Supongo que el bus de direciones y datos deberia ir en parallelo, la señal de CS de cada memoria seria la que deveriamos comutar para selecionar cada memoria.

[Quest]

No se si seria interesante, pero creo que en la PCB hay espacio para poner otra memoria SRAM, osea tendriamos dos SRAM con posibilidad de poner una o las dos.

No hay espacio en la PCB. Si con las pistas tan apretadas que hay ya, cabe todo a duras penas, imposible meter otro chip de ese tamaño y mucho menos rutear todas sus pistas a la fpga y que quepan.

Y no, no es una opcion hacer una pcb de 4 capas porque es muchisimo mas cara.

[andornot]

Surgiero hacer dabate sobre que memorias se podria usar, sobretodo para hacer compatible los pines en el diseño de la PCB, puede ser que algun fabricante algun pin hay que realizarle algo (llevarlo a masa, ponerle alguna resistencia,ect...) asi podemos ver las hoja de datos y decidir el diseño final.

AS7C316096A 2048K X 8 BIT HIGH SPEED CMOS SRAM http://www.alliancememory.com/pdf/sram/ ... 16096a.pdf Localizada en http://www.mouser.es a 21€ algo cara pero alguien puede ser que la quiera poner.

AS7C316098A 1024K X16 BIT HIGH SPEED CMOS SRAM http://www.alliancememory.com/pdf/sram/ ... 16098a.pdf Esta es de 16bit tambien se podria estudiar se podria usar la parte baja o la parte alta del bus de datos y asi obtener el doble de capacidad, pero claro hay que modificar cosas para gestionar este tipo de memoria. Localizada en http://www.mouser.es a 16€

Bueno se podria hacer una seleccion y ver que memorias se podrian utilizar.

No controlo mucho el tema de diseño PCB pero creo que cuando utilizamos las memorias a alta velocidad las lineas de datos y direciones tienen que tener mas o menos la mismas longitud para que no hubiese retardos de señales, me lo podeis confirmar o yo lo tengo entendido mal ??????

-- Actualizado 09 Ago 2015, 16:30 --

No se si seria interesante, pero creo que en la PCB hay espacio para poner otra memoria SRAM, osea tendriamos dos SRAM con posibilidad de poner una o las dos.

No hay espacio en la PCB. Si con las pistas tan apretadas que hay ya, cabe todo a duras penas, imposible meter otro chip de ese tamaño y mucho menos rutear todas sus pistas a la fpga y que quepan.

Y no, no es una opcion hacer una pcb de 4 capas porque es muchisimo mas cara.

Se podria cambiar el zocalo SD por uno microSD para tener un poco de mas espacio (pero creo que este esta por que es mas estandar para las memorias) y se podria poner una ram por arriba y la otra por debajo justo encima o casi encima de la otra y con vias se podria unir el bus de datos, direciones y control de las dos memorias puede ser un poco complicado de hacer pero no se necesitaria pcb de 4 caras.

Creo recordar que donde esta la ram por la cara de abajo hay masa y espacio suficiente eso creo.

Bueno esa es una opinion mas, para eso estan los foros para debatir y ayudarnos.

-- Actualizado 09 Ago 2015, 16:38 --

Por cierto en la fpga los pines PROGRAM_B_2 y DONE_2 que funcion tiene ???

Veo que unos montajes el DONE_2 tienen resistencia y en otro no ????

-- Actualizado 09 Ago 2015, 17:22 --

He miradao la hoja de datos del AD724 y veo que se podria quitar algunos componentes (C1,Y1,Y2, D2,D3,R32,R33 ) http://www.analog.com/media/en/technica ... /AD724.pdf
Lo unico que hay que hacer es generar la señal para el pin 3 (FIN) del AD724 con la FPGA, supongo que no sera muy complicado generar esas frecuencias y no ocuparia mucho.

La unica pega que veo es que el AD724 se alimenta a 5 voltios, pero no creo que sea problema en inyectarle la señal de menor valor de tension. En el hoja de datos dice que el pin soporta "CMOS/TTL Logic Levels for subcarrier clocks"

Podeis hacer alguna prueba para general la señal y inyectarla yo estoy casi seguro que deveria de funcionar. (Yo no tengo los medios ahora para poder hacer pruebas)

Tambien veo que admite varias frecuencias: FSC OR 4FSC CLOCK; 3.579545MHz,14.31818MHz (NTSC) OR 4.433620MHz,17.734480MHz(PAL)

Segun leo el pin SELET hay que ponerlo a alto para usar frecuencias de 4FSC "14.31818MHz (NTSC) y 17.734480MHz(PAL)"

Podeis probar esta opcion, creo que estaria bien y reducimos componentes.

[antoniovillena]

Surgiero hacer dabate sobre que memorias se podria usar, sobretodo para hacer compatible los pines en el diseño de la PCB, puede ser que algun fabricante algun pin hay que realizarle algo (llevarlo a masa, ponerle alguna resistencia,ect...) asi podemos ver las hoja de datos y decidir el diseño final.

AS7C316096A 2048K X 8 BIT HIGH SPEED CMOS SRAM http://www.alliancememory.com/pdf/sram/ ... 16096a.pdf Localizada en http://www.mouser.es a 21€ algo cara pero alguien puede ser que la quiera poner.

AS7C316098A 1024K X16 BIT HIGH SPEED CMOS SRAM http://www.alliancememory.com/pdf/sram/ ... 16098a.pdf Esta es de 16bit tambien se podria estudiar se podria usar la parte baja o la parte alta del bus de datos y asi obtener el doble de capacidad, pero claro hay que modificar cosas para gestionar este tipo de memoria. Localizada en http://www.mouser.es a 16€

Bueno se podria hacer una seleccion y ver que memorias se podrian utilizar.

No controlo mucho el tema de diseño PCB pero creo que cuando utilizamos las memorias a alta velocidad las lineas de datos y direciones tienen que tener mas o menos la mismas longitud para que no hubiese retardos de señales, me lo podeis confirmar o yo lo tengo entendido mal ??????

Todas las memorias de 44 pines (de 8 bits) son compatibles entre sí, por lo que soportando la de mayor capacidad (2Mb) ofrecemos mayor compatibilidad. Le he dado instrucciones a superfo de que ponga la huella de una de 2Mb aunque el chip que pongamos sea de 512K. Meter memorias de 16 bits lo veo inviable, ya que los micros que queremos sintentizar son de 8 bits y además de incrementar la complejidad perderíamos 8 líneas de la FPGA.

Se podria cambiar el zocalo SD por uno microSD para tener un poco de mas espacio (pero creo que este esta por que es mas estandar para las memorias) y se podria poner una ram por arriba y la otra por debajo justo encima o casi encima de la otra y con vias se podria unir el bus de datos, direciones y control de las dos memorias puede ser un poco complicado de hacer pero no se necesitaria pcb de 4 caras.

Creo recordar que donde esta la ram por la cara de abajo hay masa y espacio suficiente eso creo.

Bueno esa es una opinion mas, para eso estan los foros para debatir y ayudarnos.

Por la misma lógica también podemos poner otra FPGA por la parte de abajo. Que haya espacio físico no significa que sea posible, ya que todas esas líneas tienen que poder rutearse y estamos muy pero que muy limitados al usar 2 capas. En una Raspberry se ve todo muy junto y muy bonito porque ellos usan PCBs de 6 capas, pero nosotros ese tipo de cosas no podemos hacerlas. Aparte, en caso de que sea posible tampoco lo veo útil. Otro chip más incrementa los costes de montaje (aparte del componente en sí). Sería más económico emplear una memoria del doble de capacidad, y si por ejemplo no hay en ese encapsulado 44-TSOPII habría que tirar de otro encapsulado mayor.

Y cambiar el zócalo no tiene sentido si ese espacio no se va a aprovechar (ya que perdemos compatibilidad).

Por cierto en la fpga los pines PROGRAM_B_2 y DONE_2 que funcion tiene ???

Veo que unos montajes el DONE_2 tienen resistencia y en otro no ????

No lo recuerdo bien, puedes mirar el datasheet. Quité dicha resistencia porque no hacía falta.

He miradao la hoja de datos del AD724 y veo que se podria quitar algunos componentes (C1,Y1,Y2, D2,D3,R32,R33 ) http://www.analog.com/media/en/technica ... /AD724.pdf
Lo unico que hay que hacer es generar la señal para el pin 3 (FIN) del AD724 con la FPGA, supongo que no sera muy complicado generar esas frecuencias y no ocuparia mucho.

La unica pega que veo es que el AD724 se alimenta a 5 voltios, pero no creo que sea problema en inyectarle la señal de menor valor de tension. En el hoja de datos dice que el pin soporta "CMOS/TTL Logic Levels for subcarrier clocks"

Podeis hacer alguna prueba para general la señal y inyectarla yo estoy casi seguro que deveria de funcionar. (Yo no tengo los medios ahora para poder hacer pruebas)

Tambien veo que admite varias frecuencias: FSC OR 4FSC CLOCK; 3.579545MHz,14.31818MHz (NTSC) OR 4.433620MHz,17.734480MHz(PAL)

Segun leo el pin SELET hay que ponerlo a alto para usar frecuencias de 4FSC "14.31818MHz (NTSC) y 17.734480MHz(PAL)"

Podeis probar esta opcion, creo que estaria bien y reducimos componentes.

Son frecuencias muy exactas, complejas de generar. Podría implementarse pero a costa de tener una peor calidad de video compuesto, y al ser la salida de video más usada del ZX-Uno prefiero no hacer este tipo de simplificaciones. En teoría la FPGA puede sintetizar la funcionalidad completa del AD724 y ahorrarnos este chip (es lo que hacía el C64-DTV) pero desde mi punto de vista no merece la pena empeorar la señal de video con tal de ahorrarnos un par de euros. Aunque uno de los objetivos de diseño del ZX-Uno sea reducir los costes, hay ciertas líneas que procuramos no sobrepasar.

[andornot]

Ok, creia que generar la señales 4.43MHz y 3.58MHz no seria muy problematico con la fpga suponia que llevaban pll y se podria programar multiplicadores y divisores, si no recueldo mal una serie de las fpga de Actel si se prodria generar frecuencias y creo que no se perdia mucha estabilidad.

Sobre de poner dos SRAM es por que he visto que por la cara de abajo de la ram no hay pistas si no solo masa y he creido que si lo ponemos de bajo estaria cerca de los pines de la de arriba y seria facil hacer las conexiones claro con vias, lo unico malo que veo es que una esta invertida sobre la otra. Pero bueno si no se puede no hay que calentarse la cabeza.