Prototipo 2 del ZX-Uno

[jjsaenz1969]

@jepalza.
Hola, aprovecho para saludarte y felicitarte por tu trabajo en este proyecto.
Me parece haber leído que eran 20 placas, pero si no llego no pasa nada. Esperaré a la definitiva.
Gracias por responder.

Saludos.

[garillete]

Yo a mi pesar dejo libre la placa porque seguramente que me ocurra como con el primer prototipo.... esperaré a la tirada definitiva ...

[Hark0]

Segúna le previsión de Antonio, y si nada se tuerce, la "tirada" final es para Enero.

[yombo]

Hablando de todo, en que formato lo subiras? STL o algo más editable?

Tiene que ser en STL , por que los formatos CAD de mi sistema de diseño son solo para él, o para sistemas "gordos", como el Catia, y catia no tengo. Como mucho, en IGES, pero el IGES no es muy utilizado en sistemas "caseros". Formatos mas lógicos como el DXF o el M3D, OBJ y demas, no tengo para exportar.
Pero de todos modos, en STL, hay muchos programas (como el MeshLabs) que permite hacer virgerias al fichero. Yo no sé usarlo, pero los que saben lo usan para muchas cosas.

Ok, en STL está bien, ya me apañaré si quiero hacerle algún mod.

Hola a todos.
Me encantaría participar en este proyecto.
Igual me queda algo grande pero si queda alguna placa libre mas los componentes, si haceis el favor apuntadme.

Gracias.

Que yo sepa, por ahora es un proyecto cerrado, solo 10 placas prototipo, como la primera versión que se hizo, y las 10 ya están repartidas. Tendrías que esperar al año que viene, como poco a partir de enero, que ya se podría comprar en la web (si no me equivoco)

Lo que sí están disponibles son placas sueltas, pero claro sin componentes. El pedido que se va a hacer es de 20 placas.

[mcleod_ideafix]

Es para el SPI Flash, no para la SD que irá como siempre en SPI normal. Por un lado el bitstream se carga 4 veces más rápido, y por otro te permitiría en un futuro disponer de más RAM (por ejemplo para spectranet o para otras máquinas), ya que a esta tasa de transferencia se puede emular una ROM con el chip flash.

Eh eh, para el carro . Meter en hardware toda la máquina de estados para comandar la SPI Flash de forma que actúe como una memoria ROM asíncrona es ya harina de otro costal (ya me lo quisiste colar la otra vez y te dije que no ). Es un curro bastante curioso... Te puedes encontrar que la FPGA vuelva a quedarse pequeña (de hecho no es mucho más grande que la Spartan 3 que usamos ahora, así que no eches demasiadas campanas al vuelo)

En el prototipo anterior estaba también separado

No, que va, no lo están. El circuito es el mismo. Lo que se ha implementado es un maestro SPI con dos esclavos: la SD/MMC y la Flash SPI. Lo que están duplicados son los pines a la salida de la FPGA. El reloj SCK por ejemplo de la Flash SPI es el mismo que el de la SD/MMC. Son dos pines distintos, pero llevan exactamente la misma información. Lo mismo con MOSI y MISO. Lo único que varía es la señal SS que obviamente hay una por cada target SPI, además de un poco de lógica para que cuando se seleccione un target, el otro se desactive automáticamente (ya que el software no es consciente de que existe más de un target SPI).

Por otra parte, ¿qué te hace pensar que con la quad SPI vas a ir cuatro veces más rápido, si el cuello de botella no es la Flash SPI, sino el propio Z80, que no es capaz de ejecutar más rápido la instrucción IN, o INIR, o la que se use?. El maestro SPI usa la especificación que escribió Alessandro Poppi para el ZXMMC, y que está optimizada para que suministre el dato justo a tiempo de que el Z80 esté listo para leerlo:
http://www.zxbada.bbk.org/zxmmc/cpld.html

[jepalza]

Versión caja en color negro. Sinceramente, no me gusta. Es mas señorial, mas lujosa, pero apaga mucho la luz interior, y el logo hueco apenas destaca.
Ademas, le he añadido las patas, y una de ellas, no permite buen encaje del USB si usas conector gordo, y si ademas, has puesto un tornillo de cabeza alta.
Por cierto, aunque no lo parezca, está encendido, y la luz verde apenas sale fuera. Solo se ve a oscuras, y por las ranuras.

[antoniovillena]

Eh eh, para el carro . Meter en hardware toda la máquina de estados para comandar la SPI Flash de forma que actúe como una memoria ROM asíncrona es ya harina de otro costal (ya me lo quisiste colar la otra vez y te dije que no ). Es un curro bastante curioso... Te puedes encontrar que la FPGA vuelva a quedarse pequeña (de hecho no es mucho más grande que la Spartan 3 que usamos ahora, así que no eches demasiadas campanas al vuelo)

Sólo digo que tienes esa opción por si algún día te apetece meterle mano, mientras tanto tampoco viene mal que el bitstream se cargue más rápido (para esto no hace falta sintetizar nada).

En el prototipo anterior estaba también separado

No, que va, no lo están. El circuito es el mismo. Lo que se ha implementado es un maestro SPI con dos esclavos: la SD/MMC y la Flash SPI. Lo que están duplicados son los pines a la salida de la FPGA. El reloj SCK por ejemplo de la Flash SPI es el mismo que el de la SD/MMC. Son dos pines distintos, pero llevan exactamente la misma información. Lo mismo con MOSI y MISO. Lo único que varía es la señal SS que obviamente hay una por cada target SPI, además de un poco de lógica para que cuando se seleccione un target, el otro se desactive automáticamente (ya que el software no es consciente de que existe más de un target SPI).

Me refería a eso, a que los pines físicamente son distintos, están compartidos en la síntesis FPGA. Si los junto físicamente no se podría hacer lo de emular la ROM con el Quad SPI, que ya sé que no tienes pensado hacerlo pero tampoco pasa nada porque exista esa posibilidad.

Por otra parte, ¿qué te hace pensar que con la quad SPI vas a ir cuatro veces más rápido, si el cuello de botella no es la Flash SPI, sino el propio Z80, que no es capaz de ejecutar más rápido la instrucción IN, o INIR, o la que se use?. El maestro SPI usa la especificación que escribió Alessandro Poppi para el ZXMMC, y que está optimizada para que suministre el dato justo a tiempo de que el Z80 esté listo para leerlo:
http://www.zxbada.bbk.org/zxmmc/cpld.html

De todas formas el Quad SPI no vale para la SD porque son físicamente puertos distintos (aunque luego compartan pines en la síntesis), sólo vale para la Flash, en el momento de cargar el bitstream (esto se hace automático) y luego también dentro de la propia síntesis (esto ya es lo que habría que codificar). Sólo tiene utilidad (o sólo se la he encontrado) para emular ROM, y en el caso de que se emule ROM no tiene ningún sentido acceder a la SPI Flash por puertos del Z80 (como hacemos hasta ahora). Sería una implementación totalmente distinta en la que sólo puedes leer de la SPI si accedes a la ROM emulada.

Como la spartan 6 es multiboot puedes (en teoría) tener varias "máquinas" alojadas en la Flash y arrancar con la que quieras. Nada te impide que tengas por un lado una versión con SPI simple accesible por puertos del Z80 con la que podamos escribir aunque con la RAM limitada, y por otro lado acceso SPI con ROM emulada (sin posibilidad de escritura) pero con toda la SRAM disponible.

Pero que de momento todo esto (ROM emulada, multiboot) es una posibilidad. Lo interesante ahora es sintetizar lo que tenemos en el prototipo 1 y ver cuanta FPGA hay de sobra. Luego vas hipervitaminando (más de lo que está) hasta petar la nueva FPGA y cuando no se te ocurra nada más y si aún te quedan ganas, pues te pones con el multiboot y la ROM emulada.

[mcleod_ideafix]

Versión caja en color negro. Sinceramente, no me gusta. Es mas señorial, mas lujosa, pero apaga mucho la luz interior, y el logo hueco apenas destaca.

Pregunta: ¿y si forrases de papel de plata el interior? ¿se vería más la luz? (de todas formas, no estaría de más que estuviera forrado de algo así, para evitar ruidos)

[jepalza]

No creas que mejora. Está bien, se ve la luz, y tiene función, pero me quedo con la blanca. Para gustos los colores

WP_20141018_06_24_07_Pro.jpg (50.37 KiB) Visto 5954 veces

WP_20141018_06_23_27_Pro.jpg (71.38 KiB) Visto 5954 veces

[Hark0]

Está guapa... lo de la opacidad, ¿es debido al color o al plástico?

¿los hay más/menos opacos?