antoniovillena escribió:...tenido en cuenta es la corriente que da el pin de la FPGA (12mA). Creo que serían 10mA en el caso peor, ya que si en ese pin tenemos 3.3V, en la salida al menos habrá 0.35V.
La corriente que entrega cada pin es configurable, desde 8 a 24 mA. En el UCF, basta con añadir DRIVE = 8 a la definición de un pin para, por ejemplo, hacer que ese pin dé como máximo 8 mA. Lo máximo es 24mA (al menos en la familia Spartan 3)
antoniovillena escribió:De todas formas la mejora no sería tan grande. No he hecho los cálculos, pero podemos estar hablando de un 66% de luminosidad, frente al 56% de lo que saldría con los valores por defecto (los del esquemático).
En resumen. Que suministro las resistencias tal cual están en el esquemático y no nos complicamos.
Hombre... estamos hablando que por la salida RGB habrá un máximo de 400mV en lugar de 700mV... eso tiene que notarse, en una imagen bastante oscura.
Yo estoy por no montarle al prototipo las resistencias R1,R2 y R3, que sea la resistencia de carga de la entrada RGB del TV la que ponga los 75 ohmios. Esa situación de hecho está contemplada en el datasheet del AD724, en donde las resistencias de 75 ohmios no tienen por qué estar pegadas al AD724, sino que pueden estar al final de otro dispositivo que también reciba la señal RGB. Lo único que se requiere es que cada uno de los tres circuitos, RGB, esté terminado a tierra con una impedancia de 75 ohmios.
Datasheet del AD724 escribió:The three analog inputs (RIN, GIN, BIN) should be terminated with 75ohm to ground close to the respective pins. However, as these are high impedance inputs, they can be in a loop-through configuration. This technique is used to drive two or more devices with high frequency signals that are separated by some distance. A connection is made to the AD724 with no local termination, and the signals are run to another distant device where the termination for these signals is provided.
Cuando lo quiera usar únicamente con video compuesto, me basta con ponerle una clavija RGB que actue como terminador de señal, es decir, una clavija que internamente una las tres señales RGB a masa. Es tosco, pero si no hay espacio para seguidores de emisor que desacoplen el RGB para salida del RB para el AD724, para mi es lo mejor.
Una pregunta, que esto es más bien duda mía de desconocimiento: me has hablado alguna vez de ello, pero... ¿la EPROM SPI se ve desde el JTAG? ¿No se necesita nada especial para grabar contenido con el JTAG de Xilinx en ella, usando únicamente los pines del JTAG expuestos al programador de Xilinx? Es que para otros tipos de EEPROM, como la Platform ROM de Xilinx, veo que van en daisy chain, es decir, TCK y TMS son comunes a todos los dispositivos, y el TDO de un dispositivo va unido al TDI del siguiente. Aquí no veo eso, y de ahí mi duda.