Clon en FPGA facilito

[mcleod_ideafix]

Es que un hilo de más de 28 páginas.... uffff..... este tipo de hilos deberían re-editarse en forma de wiki.

[jotego]

@jotego he mirado tus fuentes y una diferencia que veo con los de mikekohn es que tú cuentas 519 líneas y él cuenta 521, no sé si ahí estará el fallo. Por cierto, ¿has probado a meter este código fuente?

http://www.mikekohn.net/micro/source/vga.vhd

Más que nada para descartar fallos eléctricos o de otra índole.

Gracias por mirarlo. Probé el código de mikekohn y ese ni producía imagen. Además de tener un estilo poco adecuado para la síntesis.

Al final tuve que coger la demo de Xilinx en la que controla la pantalla y extraer la parte relacionada con temporización. Después de simularla y compararla con la mía encontré el fallo: yo estaba generando el pulso de sincronía horizontal al principio de la línea y no al final. Esto en general no importa salvo que si lo pones al principio, nada más salir de una sincronía vertical aparece el pulso horizontal. Eso es lo que ponía a mi monitor de los nervios . Por cierto, que al otro monitor que tengo en casa le daba igual una cosa que otra.

Ahora que ya está esto resuelto puedo seguir con la 2ª parte de tu tutorial.