mcleod_ideafix escribió:celestinox escribió:Ya desesperado me hago un listado con las asignaciones de pines de mi esquemático y lo comparo con el esquema de la versión pdf "zxuno0.13_250e.pdf" en el que me he basado. Todo igual. Luego por probar extraigo del test5 desde el ISE el listado de asignacion de pines de la RAM, y SORPRESA, el XA8 tiene asignado el pin 143 y yo uso en 74 que es que figura en el esquema. Y encima yo tenía el 143 conectado a masa según se vé en el mismo esquema .¿esto erá un corto?
Creo que la placa se hizo con la versión 0.12, en donde figura XA8 como el pin 143. Si tú has usado otra asignación de pines, repasa todos los pines en el fichero UCF.
Exacto. El prototipo v1 se hizo con la 0.12 y el v2 con la 0.15. La versión que has usado está entre ambas. De hecho el prototipo v1 requería un fix para que la FPGA arrancara desde SPI flash. El fix era o bien poner EXT1/EXT3/EXT4 a VCC o bien XA8 a GND (perdiendo la mitad de RAM). Los esquemáticos que tú has usado arreglan el problema y por tanto no se necesita fix. El inconveniente es que tienes que recompilar todos los bitstreams cambiando el pin asignado a XA8.
-- Actualizado 05 Ene 2015, 04:20 --
Y lo de conectar el 143 a masa es correcto, es el pin HSWAP que coloca pullups por defecto, con lo cual arrancamos con VS2..0= 111, por tanto con la SPI Flash. Si no lo conectas a masa te funcionará lo de cargar .bit en la FPGA, pero probablemente no te arranquen los .mcs que grabes en la SPI Flash.
