Proyecto Jupiter Ace
Publicado: 14 Jul 2012, 06:27
Hola. Tengo la intención de hacer un prototipo de Jupiter Ace en placa de agujeritos. Pero antes me gustaría hacer algunos cambios, sobre todo para reducir el número de chips y para cambiar algunos por otros más accesibles hoy en día.
Todavía no he hecho nada, salvo copiar los esquemáticos a formato Orcad que será la base que usaré para las modificaciones. Los que queráis seguir el progreso, lo documentaré todo en este hilo http://retrolandia.net/foro/showthread.php?tid=30
A modo de resumen, estos son los cambios que tengo en mente:
1. Ahorro de un chip si en lugar de poner 6 contadores de 4 bits (3 chips 74hc393) ponemos 2 contadores de 12 bits (74hc4040).
2. Usar memorias de las estrechas de 2k http://www.ebay.com/itm/SYC6116L-45TP-6 ... _938wt_956 y de 64k http://www.ebay.com/itm/UM61512AK-15-1p ... 3377148241
3. Optimizar los buses de direcciones de las memorias de video. Actualmente se generan con 4 bufferes de 6 bit (2 chips 74hc 367 para cada bus). Se pueden usar 10bits en lugar de 12. En un caso perderíamos el aislamiento eléctrico de EAR, que por otro lado está doblemente separado del Z80 por otro 367. En el otro caso perdemos el circuito del diodo, que se supone que inhibe el acceso del Z80 a la memoria de video durante /VHOLD, pero que en la práctica no sirve de mucho. De hecho debido a un error tipográfico en los esquemas está mal (el ánodo del diodo debe partir del pin 11, no del pin 13) así que tampoco funciona el comportamiento deseado en los antiguos clones. Se me ocurren 3 formas alternativas de implementar los dos buses de 10 bits:
a) Usando dos 74hc245 y un 74hc244 (también vale un 74hc125), ahorrándonos un integrado.
b) Usando dos 74hc245 e implementando los 2 bits restantes de cada bus en la PAL, ahorrándonos dos integrados y 4 resistencias.
c) Usando dos 74hc367 y dos multiplexores 74hc157, ahorrándonos 8 resistencias.
d) Usando cuatro multiplexores 74hc157 e implementando los 2 bits restantes de cada bus en la PAL, ahorrándonos 20 resistencias.
4. Haciendo cambios en la lógica combinacional parecidos a los que hice en el clon superfo. Por ejemplo sólo se usa una XOR como tal, las demás se usan como inversores. Habría que aprovechar las XOR como sustitutos de puertas OR o NAND (donde se puedan) y meter un integrado de inversores (74hc04). También se puede cambiar el circuito de reloj y hacer el mismo que el del clon superfo (con 2 inversores). En este caso no sé cuanto nos podríamos ahorrar, pero es posible que se pueda eliminar 1 chip. El problema es que jepalza hizo directamente la PCB, y me gustaría saber en qué esquema está basado antes de hacer nada.
Todavía no he hecho nada, salvo copiar los esquemáticos a formato Orcad que será la base que usaré para las modificaciones. Los que queráis seguir el progreso, lo documentaré todo en este hilo http://retrolandia.net/foro/showthread.php?tid=30
A modo de resumen, estos son los cambios que tengo en mente:
1. Ahorro de un chip si en lugar de poner 6 contadores de 4 bits (3 chips 74hc393) ponemos 2 contadores de 12 bits (74hc4040).
2. Usar memorias de las estrechas de 2k http://www.ebay.com/itm/SYC6116L-45TP-6 ... _938wt_956 y de 64k http://www.ebay.com/itm/UM61512AK-15-1p ... 3377148241
3. Optimizar los buses de direcciones de las memorias de video. Actualmente se generan con 4 bufferes de 6 bit (2 chips 74hc 367 para cada bus). Se pueden usar 10bits en lugar de 12. En un caso perderíamos el aislamiento eléctrico de EAR, que por otro lado está doblemente separado del Z80 por otro 367. En el otro caso perdemos el circuito del diodo, que se supone que inhibe el acceso del Z80 a la memoria de video durante /VHOLD, pero que en la práctica no sirve de mucho. De hecho debido a un error tipográfico en los esquemas está mal (el ánodo del diodo debe partir del pin 11, no del pin 13) así que tampoco funciona el comportamiento deseado en los antiguos clones. Se me ocurren 3 formas alternativas de implementar los dos buses de 10 bits:
a) Usando dos 74hc245 y un 74hc244 (también vale un 74hc125), ahorrándonos un integrado.
b) Usando dos 74hc245 e implementando los 2 bits restantes de cada bus en la PAL, ahorrándonos dos integrados y 4 resistencias.
c) Usando dos 74hc367 y dos multiplexores 74hc157, ahorrándonos 8 resistencias.
d) Usando cuatro multiplexores 74hc157 e implementando los 2 bits restantes de cada bus en la PAL, ahorrándonos 20 resistencias.
4. Haciendo cambios en la lógica combinacional parecidos a los que hice en el clon superfo. Por ejemplo sólo se usa una XOR como tal, las demás se usan como inversores. Habría que aprovechar las XOR como sustitutos de puertas OR o NAND (donde se puedan) y meter un integrado de inversores (74hc04). También se puede cambiar el circuito de reloj y hacer el mismo que el del clon superfo (con 2 inversores). En este caso no sé cuanto nos podríamos ahorrar, pero es posible que se pueda eliminar 1 chip. El problema es que jepalza hizo directamente la PCB, y me gustaría saber en qué esquema está basado antes de hacer nada.
. Te he puesto como autor del hilo. Voy a ir revisando estos temas por si quedara alguno más con el nombre de Titan o algun otro admin, para ir dando a cada uno la autoria que le corresponde, si me dejo alguno avisadme por privado.