Montaje del ZXUNO

[mcleod_ideafix]

Ya nos contarás tus avances. Tengo una compilación de archivos VHDL de mi tutorial, de las cuales las primeras lecciones te pueden valer para probar, si quieres te la paso.

Gracias, pero usaré mis propios tests en Verilog El VHDL me sigue pareciendo muy "verboso"

Respecto al pegote de estaño de la FPGA, aplica mucho, mucho flux, la malla para desoldar, y el soldador bien limpito de estaño. El flux debe ser de este en pasta, no el líquido.

[antoniovillena]

Dos detallitos sin importancia que acabo de observar viendo la foto:

• El conector JTAG/RGB que has puesto es el otro. El que va en la placa es el macho acodado, el hembra es para que te fabriques tu propio cable RGB (o en tu caso la mochila). Lo mismo lo has hecho a conciencia para no taladrar la carcasa. Yo todavía no he taladrado la mía, pero aparte del evidente agujero en el conector DB9 creo que tengo que agrandar algún agujero más (el del conector RCA) porque la PCB queda muy alta y no queda espacio para meter la tarjeta SD.
• La tira de pines central tiene un pin más. Puse 2 tiras de 13 y una de 14, pero lo mismo en tu lote te puse 3 de 13. Lo hice así porque superfo dejó sin conectar esos pines y por comodidad. Las tiras venían a 40 pines, y el hacerlo de otra forma implicaba desperdiciar pines o partir una fila (usando 2 tiras)

-- Actualizado 05 Feb 2014, 23:49 --

Respecto al pegote de estaño de la FPGA, aplica mucho, mucho flux, la malla para desoldar, y el soldador bien limpito de estaño. El flux debe ser de este en pasta, no el líquido.

Eso he hecho. El flux que tengo es viscoso, viene en una especie de jeringa y sale en plan cilindro alargado. No parece malo del todo, para soldar me ha ido bien, pero en una de las caras metí la pata y soldé por encima de las patillas (no lateralmente). He hecho lo que dices pero no hay manera. He quitado gran parte del estaño pero lo que queda parece que se ha metido por debajo de las patillas y no hay forma de sacarlo. No tengo problema porque puedo montar otra placa, pero creo que la única solución que tiene esta es desoldar el chip completo y volverlo a soldar.

-- Actualizado 06 Feb 2014, 00:17 --

Por cierto hay un fix que comento en el segundo mensaje del hilo. Se trata de cortocircuitar las 3 señales VS2..VS0 a 3.3V

[mcleod_ideafix]

El conector JTAG/RGB que has puesto es el otro. El que va en la placa es el macho acodado, el hembra es para que te fabriques tu propio cable RGB (o en tu caso la mochila). Lo mismo lo has hecho a conciencia para no taladrar la carcasa.

Vi los dos, sopesé las dos opciones, y me pareció más cómodo soldar el negrito. Así cuando no la tenga que reconfigurar, se queda todo guardadito dentro y uso la salida de video compuesto

La tira de pines central tiene un pin más. Puse 2 tiras de 13 y una de 14, pero lo mismo en tu lote te puse 3 de 13. Lo hice así porque superfo dejó sin conectar esos pines y por comodidad. Las tiras venían a 40 pines, y el hacerlo de otra forma implicaba desperdiciar pines o partir una fila (usando 2 tiras)

No. De hecho tengo precisamente una tira más larga que otra, la central. Quizás en la foto no se aprecie, pero las otras dos son un pin más cortas.

Por cierto hay un fix que comento en el segundo mensaje del hilo. Se trata de cortocircuitar las 3 señales VS2..VS0 a 3.3V

Sí, ya lo había visto. Está hecho, pero por la otra cara, claro

[mcleod_ideafix]

Pues de momento la cosa pinta bien. Despues de algunos chequeos básicos, como por ejemplo, cercionarse de que no hay cortocircuitos en los railes de alimentación, me decido a darle corriente...

ImageUploadedByTapatalk1391652046.172942.jpg (60.08 KiB) Visto 7153 veces

Luego pruebo a ver que iIMPACT reconoce la cadena JTAG de la FPGA.

ImageUploadedByTapatalk1391652106.009711.jpg (39.42 KiB) Visto 7153 veces

Ah, por cierto, no sé si está documentado por algún sitio, pero si no, comentar que la SPI EPROM que he puesto en iMPACT es la M25P40, que se corresponde con la Winbond 25X40BV que tenemos montada en el ZX-Uno: una SPI EPROM de 4Mbits. Al crear el fichero MCS en iMPACT hay que especificar que lo queremos de 4Mbits también.

Si queremos que dicho fichero cargue muy rapidamente y que por tanto ZX-Uno se inicie tan pronto reciba corriente, hay que especificar el "Configuration Rate" en el ISE, de la siguiente forma:

En el menú de acciones de la izquierda (donde elegimos sintetizar, generar el BIT file, etc) damos clic derecho a "Generate Configuration File" y de ahí, clic a "Process Properties":


Nos saldrá una ventana como ésta. Se pica en "Configuration Options" y se cambia el valor "Configuration Rate", que por defecto es 1 (1MHz) a uno mayor. Yo he usado 25MHz


A partir de ahí, todos los ficheros BIT (o MCS) que se generen, contendrán esta información y harán que la configuración se cargue de la SPI a la FPGA mucho más rapidamente.

Escribo el pequeño test que se ve en la foto, y que simplemente hace parpadear al LED verde a base de dividir la frecuencia original de 50 MHz entre 32 millones y pico, y enviando la señal resultante al mismo led obtengo...



Asi que de momento, FPGA viva, al menos lo suficiente para poder ser configurada. En otro momento comenzaré las pruebas de video y memoria RAM

[antoniovillena]

Genial, por ahora todo perfecto. Me ha encantado ese gif animado. Me están entrando ganas de montarlo de nuevo.

[Hark0]

Hype! (y envidia)....

[mcleod_ideafix]

Mención y agradecimiento especial al pedazo de lupa estéreo "3D" que me ha permitido repasar todas las soldaduras de la FPGA como si fueran pines super gordos

ImageUploadedByTapatalk1391679025.285504.jpg (88.29 KiB) Visto 7103 veces

ImageUploadedByTapatalk1391679173.349921.jpg (101.33 KiB) Visto 7103 veces

ImageUploadedByTapatalk1391679198.877820.jpg (134.26 KiB) Visto 7103 veces

[Hark0]

WOW!!!!!

[retrolab]

Qué buen trabajo, McLeod!!
Por cierto, la superlupa es difícil de encontrar?
Ultimamente empiezo a ver menos que un topo y estoy buscando algo que me permita ver los componentes y las pistas...

[mcleod_ideafix]

Qué buen trabajo, McLeod!!
Por cierto, la superlupa es difícil de encontrar?

Es de aquí:
http://www.visioneng.com/products

Es una pasada: es una lupa estereoscópica, pero no es binocular. Es decir, no tienes que poner los ojos uno en cada ocular, sino que es un visor para los dos ojos. Es todo óptico, no hay cámara ni monitor. La gracia del chisme es que conserva la percepción 3D de los objetos, de forma que si en el visor, cambias la mirada como si quisieras verla desde otro ángulo (sin mover la pieza que estás observando), la verás efectivamente desde ese otro ángulo. Igual que si la estuvieras observando a ojo desnudo.

Tiene un revolver de 2 objetivos: uno 2X y otro 10X. Para la FPGA trabajo con el de 10X. Como se sostiene sola, tengo las dos manos libres para trabajar: el hilo de estaño fino que uso para repasar soldaduras de FPGA aparece bajo la lupa como un cable muy gordo

-- Actualizado 06 Feb 2014, 12:17 --

He hecho lo que dices pero no hay manera. He quitado gran parte del estaño pero lo que queda parece que se ha metido por debajo de las patillas y no hay forma de sacarlo. No tengo problema porque puedo montar otra placa, pero creo que la única solución que tiene esta es desoldar el chip completo y volverlo a soldar.

Cuando esto ocurre, algo que ayuda, aunque parezca un contrasentido, es añadir más estaño al pegote. La idea es que haya suficiente estaño como para que la malla desoldadora pueda actuar. Para que la capilaridad funcione, debe haber suficiente líquido (en este caso, estaño líquido). Aplica una gotita de estaño al pegote, luego mucho flux, y prueba de nuevo con la malla. Esto también ayuda para desoldar piezas con estaño ya viejo: se "renueva" el estaño aplicando un poco más, para que éste estaño nuevo ayude a quitar el viejo.