Nueva placa base de C64 en formato Micro ATX

[gamer80]

No creo que esto sea una competición ni nada que se le parezca.

El tipo tiene un proyecto respetable (aunque personalmente le vea fallos), y desde que salieron los cores C64 para FPGA ha habido tiempo para que la gente interesada sacara nuevas cosas. A su tiempo, saldrá algún montaje que mejore esas deficiencias que tiene, pero no creo que hacerlo por ver qué cara pone sea una buena razón.

Eeeeeeeee, ¿qué te pasa a ti?
Digo que seria genial sacarlo con cores implementados y poder todos disfrutar de un nuevo c64, lo demás sería secundario ¿ok?.

[Tolaemon]

Otra cosita hubiera sido "rediseñar" el SID (¿esta cosa funciona bien? y resto de componentes para no tener que usarlos en la nueva placa

Tengo un par de Nano SwinSID y aunque el chip está bien no es 100% compatible con el original. Con algunas aplicaciones funciona bien mientras que con otras no. No sabría decirte que ratio de compatibilidad tiene, pero no es 100% compatible. Para que te hagas una idea, lo probé con un amigo chiptunero ( Neboa ) en un C64 original con el cynthcart, y mientras que con el SID todo iba a la perfección, con el SwinSID algunos sonidos distorsionaban, pitaban, emitían chasquidos o directamente no sonaban. También he hecho pruebas de programación sencillas contra un SID 6581 original y contra un SwinSID y en alguna situaciones el segundo no se comporta igual que el primero. El SwinSID es una emulación programada en ensamblador sobre un micro de 8 bits, por lo que las posibilidades de su hardware son bastante limitadas si se compraran con las que tendría un hardware basado en lógica programable. A parte se han ahorrado el chip DAC de salida y utilizan un conversor pwm sigma-delta y creo que presenta algo de aliasing en los tonos mas altos.

Como ventajas diré que de por sí es un chip interesante. Quiero decir que tiene un sonido propio, obviamente muy similar al del SID, pero no suena 100% como el SID. El SID es un chip de sonido único para la época en que salió. Sin duda sus prestaciones son las mejores de los chips de sonido de los 8bits ( 3 canales independientes, diferentes formas de ondas, los filtros!!! ... ) , pero su sondio es en general un poco sucio, y mete bastante ruido de fondo. Aunque como digo, presenta aliasing en los tonos mas altos, el SwinSID no tiene el ruido sucio ni ruido de fondo que tiene el SID. Para algunos esto sera una ventaja y para otros una desventaja, ya que para estos el "sonido sucio" y ruido de fondo forman parte de la personalidad única del chip.

Sea como sea, me consta que el SwinSID se vende bastante, no solo como reemplazo para C64, sino también para sintes tipo MIDI Box. Han conseguido encontrar un equilibrio interesante entre precio y calidad ( cuesta unos 12 Euros ). Seria chulo que existiera algo como el SwinSID pero basado en logica programable, pero me da a mi que seria muchisimo mas caro, ya que requeriria una FPGA etc. ( en una CPLD me da que no cabria ).

Si alguno desarrollara un clon del SID basado en logica programable mejor que el Swin SID a un precio similar ( no importaría si su precio fuera un poco superior ) creo que vendería "unos cuantos" ( yo al menos le compraría "unas cuantas decenas" )

[marcos64]

Tengo entendido que el SID es una mezcla analogico-digital y por eso es dificil de reproducir.

@ Tolaemon: Has probado algunos de los MODs que se ven por internet para reducir el ruido de salida del SID?

[Tolaemon]

Tengo entendido que el SID es una mezcla analogico-digital y por eso es dificil de reproducir.

Cierto. Eso hace que sea un poco mas dificil de clonar. Ojala algun dia reeditaran el chip!!

En cuanto a las modificaciones para reducir el ruido, he visto algunas, pero no las he probado.

[mcleod_ideafix]

Tengo entendido que el SID es una mezcla analogico-digital y por eso es dificil de reproducir.

Es un chip de señal mixta, lo que hace dificil de reproducir al 100% en una FPGA.
Para sintetizarlo en lógica programable, hay que tirar por uno de estos dos caminos:
- Replicar la parte digital en una CPLD/FPGA y dejar fuera, en forma de electrónica discreta, la parte analógica (los filtros más que nada). Esto probablemente permita el uso de una CPLD para la parte digital, pero saldría una placa grandecita, para acomodar los filtros hechos con amplificadores operacionales.
- Meter todo en una FPGA, incluyendo los filtros, diseñándolos de forma digital con módulos DSP. Esto descarta el uso de CPLD.

[Tolaemon]

Replicar la parte digital en una CPLD/FPGA y dejar fuera, en forma de electrónica discreta, la parte analógica (los filtros más que nada). Esto probablemente permita el uso de una CPLD para la parte digital, pero saldría una placa grandecita, para acomodar los filtros hechos con amplificadores operacionales.

Interesante !!! Es un proyecto muy "apetitoso"... me estoy emocionando

Entiendo que implementarlo via FPGA también incrementaría el tamaño y precio final del "chip/clon". Es un proyecto interesante, mas que nada, porque como comentaba, el SwinSID está bien pero no suena del todo igual. Ademas el SID original ya casi ni se encuentra, y las unidades que aparecen lo hacen a precios relativamente altos. La opción que más me atrae es la de la CPLD. Montando la parte discreta/analógica en SMD por ambos lados, y con un poco de imaginación, quizás se podría tener todo en una placa poco más grande que la del Nano SwinSID. De hecho el SwinSID original era bastante tocho si lo comparamos con la versión Nano.

Se me plantean varias dudas:
- No se me ocurre como se podrían controlar digitalmente las frecuencias de corte de los filtros externos ( pasobajo, pasoalto, resonancia ) implementados mediante OPs ¿ alguna sugerencia ?
- El C64 funcionaba con tensiones TTL 0 a 5V, mientras que las CPLDs-FPGAs suelen hacerlo a 3.3V o tensiones inferiores ¿ Son frecuentes las CPLDs-FPGAs compatibles TTL y que se puedan alimentar a 5V? Sino se tendría que añadir circuitería extra para adaptar los niveles.
- El SID incorporaba además un conversor analógico para los PADs ¿ Cabría también eso en una CPLD ? ¿Podría la CPU 6510 leer los 3V de salida de la CPLD para leer los registros del SID ? He mirado el datahseet del SID y dice "Input High Voltage: Min:2V Max:Vcc ,Input Low Voltage: Min:-0.3V Max:V0.8", por lo que si la CPU se comporta igual, debería aceptar los 3.3V de la CPLD.
...

En fin, lo mantendré en la cola de proyectos futuribles. Quizás algun dia me anime.

[mcleod_ideafix]

La opción que más me atrae es la de la CPLD. Montando la parte discreta/analógica en SMD por ambos lados, y con un poco de imaginación, quizás se podría tener todo en una placa poco más grande que la del Nano SwinSID. De hecho el SwinSID original era bastante tocho si lo comparamos con la versión Nano.

Pero no estoy seguro de que fuera barato. Ya el simple hecho de tener una placa en la que haya que soldar SMD por ambas caras encarece la fabricación.

- No se me ocurre como se podrían controlar digitalmente las frecuencias de corte de los filtros externos ( pasobajo, pasoalto, resonancia ) implementados mediante OPs ¿ alguna sugerencia ?

Leerse la entrevista que le hicieron a Bob Yannes, donde comenta cómo funciona el SID (a grandes rasgos). Sospecho que lo que hay en el SID es un filtro de capacidades conmutadas, pero no estoy nada puesto en el tema.

- El C64 funcionaba con tensiones TTL 0 a 5V, mientras que las CPLDs-FPGAs suelen hacerlo a 3.3V o tensiones inferiores ¿ Son frecuentes las CPLDs-FPGAs compatibles TTL y que se puedan alimentar a 5V? Sino se tendría que añadir circuitería extra para adaptar los niveles.

No, no son nada frecuentes. En CPLD's aún hay familias que aun siendo de 3,3V son tolerantes a 5V, pero en FPGA no conozco ninguna actual que de fábrica sea siquiera tolerante a 5V (llegué a usar la Spartan II, que sí que iba a 5V). En el mejor de los casos necesitas resistencias para acoplar circuitos a 5V y a 3,3V, como hago de hecho en el módulo de reemplazo de la ULAPlus.

- El SID incorporaba además un conversor analógico para los PADs ¿ Cabría también eso en una CPLD ?

Nada que funcione con señales analógicas cabe ni en una FPGA ni en una CPLD. Todo o parte de dicho conversor tendría que estar fuera del chip. Lo mismo reza para la entrada de audio externa que soporta el SID, y que es usada por algunos dispositivos, como el Currah uSpeech 64 para mezclar la señal de voz digitalizada del aparatito con el sonido interno del C64.

¿Podría la CPU 6510 leer los 3V de salida de la CPLD para leer los registros del SID ?

Los niveles de voltaje mínimos son compatibles, así que sí.

Quizás te interese echar un vistazo a este proyecto:
http://silvertouch.pagesperso-orange.fr/VSID.htm

[Tolaemon]

Muchas gracias por la información McLeod! Veo que es un proyecto complicado... A ver si localizo la entrevista de Bob Yannes. Miraré con detenimiento el link de David Amorós... Quizas algun dia me anime.

Ando diseñando un sintetizador Chiptune que usa el SID , el AY y el SN76489, y como los SID son muy dificiles de encontrar ahora utilizo el SwinSID. No obstante en un futuro me gustaria utilizar algo más fiel al original. Aún me queda desarrollar todo el firmware, pero en breve colgare alguna foto del proyecto para que veais de que va el tema.